Flip-flop digunakan untuk menyimpan data dan mengontrol aliran informasi di komputer dan perangkat komunikasi. Berbeda dengan flip-flop, latch dapat mengubah keluarannya ketika masukan tertentu aktif. Kait dan flip-flopnya berbeda. Kait peka terhadap level, sedangkan flip-flop peka terhadap tepi.
Anda dapat membandingkan latch dan flip-flop dengan melihat bagaimana reaksinya terhadap sinyal input. Kait mengubah keluarannya sesuai dengan tingkat sinyal masukan. Sinyal pada input akan tinggi atau rendah. Flip-flop mengubah keluarannya sesuai dengan transisi sinyal masukan. Artinya, alih-alih tinggi dan rendah, sinyal inputnya akan naik atau turun.
Sandal jepit mempunyai tipe yang berbeda-beda seperti Flip-Flop SR, JK, D, dan T. Artikel ini akan membahas flip-flop tipe D secara detail. Anda dapat mendesain flip-flop tipe D menggunakan flip-flop SR. Gerbang NOT dihubungkan antara masukan S dan R pada flip-flop tipe-D, dan kedua masukan ini diikat menjadi satu. Anda dapat menggunakan flip-flop tipe D sebagai pengganti sandal jepit SR, untuk konfigurasi ini Anda hanya memerlukan status SET dan RESET.
Garis Besar Singkat:
- Apa itu Flip-Flop tipe D?
- Rangkaian Flip-Flop Tipe D
- Diagram Waktu
- Tabel Kebenaran untuk Flip-Flop tipe D
- Konfigurasi Master-Slave dari Flip Flop tipe D
- Rangkaian Flip-Flop Tipe D Master-Slave
- Flip Flop tipe D Untuk Pembagian Frekuensi
- D Flip Flop sebagai Pengunci Data
- Kait Data Transparan
- IC Flip-Flop tipe D
- Kesimpulan
Apa itu Flip-Flop tipe D?
Flip-flop tipe-D (Delay flip-flop) adalah elemen rangkaian digital dengan clock yang memiliki dua keadaan stabil. Flip-flop jenis ini menggunakan penundaan satu siklus jam pada inputnya. Oleh karena itu, Anda dapat menghubungkan beberapa sandal jepit tipe D dalam satu kaskade untuk membuat rangkaian penundaan. Sandal jepit tipe D memiliki aplikasi yang berbeda-beda, terutama pada sistem televisi digital.
Rangkaian Flip-Flop Tipe D
Flip-Flop tipe D sederhana berisi empat masukan dan dua keluaran. Masukan tersebut adalah:
1.Data
2. Jam
3. Tetapkan
4. Atur ulang
Kedua keluaran flip-flop tipe-D secara logika berbanding terbalik satu sama lain. Data masukan dapat berupa logika 0 (tegangan rendah) atau logika 1 (tegangan tinggi). Sinyal input jam akan menyinkronkan flip-flop dengan sinyal eksternal. Kedua input yang disetel dan disetel ulang dijaga pada tingkat logika rendah. Flip-flop tipe D mempunyai dua kemungkinan keadaan. Bila masukan data (D) pada flip-flop adalah 0 maka flip-flop akan direset dan menghasilkan keluaran sebesar 0. Bila masukan data (D) adalah 1 maka flip-flop akan diatur dan menghasilkan keluaran 1.
Penting untuk diperhatikan bahwa flip-flop tipe D berbeda dengan kait tipe D. Kait tipe D tidak memerlukan sinyal clock, namun flip-flop tipe D memerlukan sinyal clock untuk mengubah statusnya.
Anda dapat membuat flip-flop tipe D dengan sepasang kait SR. Koneksi terbalik juga diperlukan untuk input data tunggal antara input S dan R. Input S dan R tidak bisa tinggi atau rendah secara bersamaan. Salah satu keunggulan utama dari flip-flop tipe D adalah ia dapat membuat kait, yang dapat menyimpan dan menyimpan informasi data. Anda dapat menggunakan properti latch pada flip-flop tipe-D untuk membuat rangkaian penundaan dan memproses data saat diperlukan. Sandal jepit tipe D terutama digunakan pada pembagi frekuensi dan kait data.
Diagram Waktu
Mari kita uraikan diagram waktunya dari kiri ke kanan:
- Pada awal diagram waktu, Q awalnya RENDAH. Ketika SET sebentar menjadi TINGGI, Q menjadi TINGGI dan tetap TINGGI. Di sisi lain, ketika RESET sebentar menjadi TINGGI, Q menjadi RENDAH dan tetap RENDAH.
- Perubahan DATA dari LOW ke HIGH tidak mempengaruhi Q . Outputnya tidak merespons perubahan DATA. Di tepi naik pulsa clock pertama, karena DATA TINGGI, Q menjadi TINGGI. Meskipun DATA sesaat berubah kembali ke LOW dan kemudian kembali ke HIGH. Semua ini tidak berdampak pada Q . Di tepi pulsa clock kedua yang naik, DATA masih TINGGI, dan Q juga tetap TINGGI.
- Pindah ke tepi naik pulsa jam ketiga, ketika DATA RENDAH, Q menjadi RENDAH. Pada pulsa clock keempat dan kelima, dimana DATA tetap RENDAH, Q juga tetap RENDAH di setiap sisi kenaikan. Terakhir, ketika tren naik datang, DATA-nya TINGGI, dan Q juga menuju ke TINGGI.
Perhatikan bahwa Q selalu kebalikan dari Q . Input SET dapat membuat output menjadi HIGH kapan saja. Demikian pula, Anda dapat menggunakan input RESET untuk mengubah output menjadi RENDAH kapan pun Anda mau.
Tabel Kebenaran untuk Flip-Flop tipe D
Karakteristik flip-flop tipe D dapat ditulis dengan menggunakan tabel kebenaran flip-flop D. Di dalam tabel kebenaran, kita dapat melihat bahwa kita memiliki satu masukan yaitu D. Demikian pula, kita hanya memiliki satu keluaran yaitu Q(n+1).
| CLK | D | T(n+1) | Negara |
| – | 0 | 0 | MENGATUR ULANG |
| – | 1 | 1 | MENGATUR |
Pada tabel karakteristik flip-flop tipe D, kita mempunyai dua masukan, D dan Qn. Tabel karakteristik memiliki satu keluaran Q(n+1).
Dari diagram logika tipe D, kita dapat menyimpulkan bahwa Qn dan Qn' adalah dua keluaran yang saling melengkapi. Kedua keluaran ini juga berperan sebagai masukan untuk Gerbang 3 dan Gerbang 4. Jadi Qn yang merupakan keadaan flip-flop saat ini akan dianggap sebagai masukan dan Q(n+1) yang merupakan keadaan flip-flop selanjutnya. akan dianggap sebagai keluaran.
| D | Qn | T(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Dengan menggunakan tabel karakteristik sandal jepit tipe D, kita dapat menulis ekspresi Boolean K-map dari K-map 2 variabel.
Konfigurasi Master-Slave dari Flip Flop tipe D
Untuk memperbaiki perilaku flip-flop tipe-D, kita dapat menambahkan flip-flop SR kedua di akhir keluaran flip-flop tipe-D. Hal ini akan mengakibatkan pengaktifan sinyal clock komplementer dari output flip-flop tipe-D. Hasilnya akan terbentuk flip-flop tipe D Master-Slave. Ketika sinyal clock terdepan (Rendah ke Tinggi) datang, kondisi masukan pada master flip-flop akan terkunci. Sedangkan output dari master flip-flop tipe D akan dinonaktifkan.
Demikian pula, ketika trailing edge atau descending edge (Tinggi-ke-Rendah) dari sinyal jam tiba, budak tahap kedua akan diaktifkan. Ketika pulsa clock berubah dari tinggi ke rendah (selama pulsa negatif), outputnya berubah. Anda dapat mendesain sandal jepit tipe D Master-Slave dengan mengalirkan kedua kaitnya, dengan keduanya memiliki fase jam yang berlawanan.
Rangkaian Flip-Flop Tipe D Master-Slave
Jadi, dari rangkaian Master-Slave tipe D, Anda dapat melihat bagaimana master flip-flop memuat data dari input D ketika pulsa clock naik di rangkaian Master-Slave tipe D. Hal ini membuat sang master aktif. Pada tepi kedua (tepi jatuh) dari pulsa clock, flip-flop budak sekarang akan memuat data dan menghidupkan budak.
Secara keseluruhan, konfigurasi ini akan mengakibatkan satu flip-flop selalu ON sedangkan flip-flop lainnya OFF. Perhatikan bahwa output Q dari konfigurasi flip-flop master-slave ini hanya akan menangkap nilai D ketika siklus pulsa clock lengkap diterapkan. Siklus lengkap ini harus berisi tepi depan dan tepi bawah dalam konfigurasi 0-1-0.
Flip Flop tipe D Untuk Pembagian Frekuensi
Anda juga dapat menggunakan flip-flop tipe D sebagai rangkaian pembagi frekuensi. Hubungkan langsung keluaran flip-flop D Q dengan masukan D. Ini akan menciptakan sistem umpan balik loop tertutup. Untuk setiap dua siklus pulsa clock, bistable akan diubah.
Data Latch juga dapat berfungsi sebagai Pembagi Biner atau Pembagi Frekuensi. Hal ini akan menghasilkan rangkaian penghitung pembagi 2. Ini berarti frekuensi keluaran dibelah dua dibandingkan dengan frekuensi pulsa clock.
Termasuk sistem putaran umpan balik di sekitar flip-flop tipe-D, Anda juga dapat membuat berbagai jenis rangkaian flip-flop seperti sandal jepit tipe-T yang juga dikenal sebagai sandal jepit bistable tipe-T. Flip-flop tipe-T pada pencacah biner ini dapat bekerja seperti rangkaian pembagi dua, seperti yang diilustrasikan di bawah ini.
Dari bentuk gelombang di atas, kita dapat menyimpulkan bahwa ketika keluaran Q diberikan sebagai umpan balik ke terminal masukan D, frekuensi pulsa keluaran di Q akan sama persis dengan setengah (ƒ/2) frekuensi jam masukan (ƒ DI DALAM ). Dengan kata lain, rangkaian ini mencapai pembagian frekuensi dengan membagi frekuensi input dengan faktor dua. Q menjadi 1 setiap dua siklus clock.
D Flip Flop sebagai Pengunci Data
Flip-flop D bersama dengan pembagian frekuensi juga dapat bertindak sebagai Pengunci Data. Data Latch adalah perangkat yang berfungsi untuk menyimpan atau memanggil kembali data yang ada pada inputnya. Ini sebenarnya beroperasi sebagai perangkat memori bit tunggal. Anda dapat dengan mudah menemukan IC seperti TTL 74LS74 atau itu CMOS 4042 dalam format segi empat. IC ini dirancang khusus untuk tujuan penyimpanan data.
Untuk membuat kait data 4-bit, sambungkan keempat kait data 1-bit secara bersamaan. Selain itu, pastikan input jam dari semua kait data 1-bit ini saling berhubungan dan tersinkronisasi. Di bawah ini adalah rangkaian kait data 4-bit yang diberikan.
Kait Data Transparan
Dalam elektronik dan sirkuit digital, Anda akan menemukan banyak aplikasi Data Latch. Dengan menggunakan Data Latch, Anda dapat mengelola buffering, manajemen port I/O, penggerak bus dua arah, dan penggerak tampilan. Ini dirancang sedemikian rupa sehingga memberi Anda impedansi keluaran yang sangat tinggi pada keduanya Q dan keluaran komplemennya Q . Hal ini akan meminimalkan efek impedansi pada rangkaian yang terhubung.
Seringkali, Anda akan menemukan bahwa kait data 1-bit tunggal tidak umum digunakan. IC yang tersedia secara komersial mengintegrasikan beberapa kait data individual (4, 8, 10, 16, atau 32) ke dalam satu paket. Contohnya adalah 74LS373 Kait transparan tipe D oktal.
Anda dapat memikirkan 74LS373 sebagai perangkat yang memiliki delapan Sandal jepit tipe D di dalamnya. Setiap flip-flop mempunyai masukan data D dan sebuah keluaran Q . Ketika input clock (CLK) bernilai HIGH, maka output setiap flip-flop akan sesuai dengan input data. Artinya data masukan bersifat transparan atau terlihat oleh keluaran. Dalam keadaan terbuka ini, jalur dari D masukan ke Q keluarannya transparan. Hal ini memungkinkan data mengalir tanpa hambatan, itulah sebabnya nama kait transparan diberikan.
Sebaliknya, ketika sinyal clock LOW, kaitnya akan tertutup. Keluaran di Q dilekatkan pada nilai terakhir dari data yang ada sebelum sinyal jam berubah. Pada saat ini, Q tidak lagi berubah sebagai respons terhadap D .
IC Flip-Flop tipe D
Ada berbagai jenis IC flip-flop D yang tersedia dalam paket TTL dan CMOS. 74LS74 adalah salah satu opsi yang umum digunakan yang dapat Anda pertimbangkan. Ini adalah IC flip-flop Dual D yang berisi dua bistable tipe D individual dalam satu chip. Dengan menggunakan ini, Anda dapat membuat sandal jepit sakelar tunggal atau master-slave.
Ada beberapa rangkaian IC flip-flop tipe D lainnya yang juga tersedia, seperti flip-flop HEX D 74LS174 dengan input clear langsung. IC flip-flop D lainnya adalah flip-flop Quad D 74LS175 dengan keluaran yang saling melengkapi. Flip-flop tipe D Oktal 74LS273 memiliki total 8 buah sandal jepit tipe D. Kedelapan flip-flop ini mempunyai input yang jelas. Semua input ini terhubung dalam satu paket.
Kesimpulan
Flip-Flop tipe D dapat dirancang menggunakan dua kait SR yang saling membelakangi. Inverter juga digunakan antara input S dan R. Ini akan menghasilkan input D (data) tunggal. Anda dapat menambahkan flip-flop SR kedua ke flip-flop tipe-D dasar. Ini akan meningkatkan kerja flip-flop tipe-D. Anda dapat menghubungkan flip-flop SR ini ke output flip-flop tipe-D. Ini hanya akan berfungsi jika sinyal jam berlawanan dengan sinyal aslinya. Konfigurasi ini juga dikenal sebagai flip-flop Master-Slave D.
Kait tipe D dan flip-flop tipe D berbeda. Latch tidak memiliki sinyal clock, sedangkan flip-flop tipe D berisi sinyal clock. Flip-flop D adalah perangkat yang dipicu oleh tepi. Transfer data masukan dikontrol menggunakan tepi jam naik atau turun. Di sisi lain, Data Latch, seperti data latch dan transparan latch, adalah perangkat yang sensitif terhadap level.